„Wenn Situation X eintritt, muss das System binnen Reaktionszeit T mit Maßnahme Y reagieren, außer ...“
Kennen Sie Anforderungen dieser Art? Solche Anforderungen im Sinne des Verfassers in einem Embedded System umzusetzen ist eine typische Aufgabe, welche durch z.T. erhebliche Interpretationsspielräume erschwert wird. Neben Modellierungsfehlern stellt dies eine weitere Fehlerquelle dar, welche zu fehlerhaften Ergebnissen führen kann.
Wie können die Interpretationsspielräume der Anforderungen ausgeschlossen werden?
Wie kann anschließend deren korrekte Umsetzung effektiv und effizient verifiziert werden?
In diesem Webinar stellen wir Ihnen eine Lösung dieser Probleme durch Formalisierung von Anforderungen in Simulink vor. Wir zeigen Ihnen, wie selbst komplexe Anforderungen mit zeitlichen Reaktionsbedingungen einfach modelliert und mit textuellen Anforderungen verknüpft werden können.
Neben der eindeutigen Kommunikation mittels solch formalisierter Anforderungen bieten sich neue Möglichkeiten in der Verifikation: Sehen Sie in diesem Webinar, wie Sie hierdurch vollständig automatisiert Ihre Testergebnisse bzgl. der Anforderungen auswerten, auf Modulebene Anforderungsbasierte Tests generieren und sogar mathematische Beweise zur korrekten Umsetzung der Anforderungen führen können.
Das Webinar richtet sich an Entscheidungsträger und Ingenieure in der Entwicklung und Absicherung von Embedded Systemen, insbesondere Qualitätsverantwortliche, Projektverantwortliche, Spezifikationsingenieure, Entwickler und Tester.
Hinweis: Simulink Verification and Validation ist mit R2017b nun in den Produkten Simulink Check, Simulink Coverage und Requirements Toolbox in R2017b integriert.
Vorkenntnisse in Simulink sind wünschenswert.
Themen:
- Formalisierung von Anforderungen
- Automatische Testauswertung
- Automatische Testgenerierung
- Beweisen von Anforderungen
Hinweis: Simulink Verification and Validation ist mit R2017b nun in den Produkten Simulink Check, Simulink Coverage und Requirements Toolbox in R2017b integriert.
