

Diagnóstico del Aislamiento Eléctrico en Redes Eléctricas de Media Tensión Mediante Medida de Descargas Parciales

Aritz Hurtado
Research Engineer



Mikel Mendicute
Profesor e Investigador



Índice


- I. **Introducción**
- II. **Sistema desarrollado**
- III. **Diseño, simulación e implementación en MATLAB**
- IV. **Conclusión**



Introducción


- a. Sistema eléctrico
- b. CBM Gestión de activos
- c. Fuentes de DPs en la red

Introducción Sistema Eléctrico




Introducción

CBM – Gestión de activos



Introducción

Fuentes de DPs en la red de distribución




Sistema desarrollado

- a. Sistema objetivo
- b. Fases del desarrollo
- c. Punto de medida
- d. HW desarrollado
- e. HMI Interfaces

Sistema desarrollado

Sistema objetivo



Sistema desarrollado


Fases del desarrollo

Benchmarking

Hardware





Proof of Concept



Industrial Prototype




Software



Sistema desarrollado


Punto de medida



- Sistema compatible con acoplos inductivos y capacitivos
- Acoplo capacitivo Ormazabal ekorEVT-C (hasta 36kV)
 - HF BW – 2 to 32MHz
 - LF BW – 25 to 500 Hz

Sistema desarrollado

HW desarrollado



AFE

3x HF | 80MS/s | 14 bit

3x LF | 100kS/s | 10 bit

3x CAL/REF injector

Comms

GBE

Serial Port

GPS

Aux


RS232 / RS485

DI / DO

Leds

Sistema desarrollado

HMI Interfaces: WEB



Diseño, simulación e implementación en MATLAB



- a. Simulación
- b. Implementación previa
- c. Implementación en HDL Coder
- d. Comparación resultados
- e. Integración con el Zynq
- f. Implementación software vs lógica programable

Diseño, simulación e implementación en MATLAB

Simulación: Diseño y validación de algoritmos.


Se ha trabajado durante varios años (Ormazabal+MU) en el diseño y validación por simulación de:

- Modelos de propagación de cables de media tensión.
- Detección y clasificación de descargas parciales.



Diseño, simulación e implementación en MATLAB

Implementación previa en C de los algoritmos de detección de descargas parciales



Procesamiento de hasta 24M muestras tomadas en 100 ms.

Filtrado, detección de picos, ventanas, etc.

DMA de las muestras de los ADC a la DDR externa.

Todo en software:

Varios segundos por canal de captura.

Lógica programable infrautilizada.


Diseño, simulación e implementación en MATLAB

Implementación FPGA empleando HDL Coder

Se ha realizado la implementación desde MATLAB utilizando HDL Coder.

Se han utilizado los algoritmos originales (MATLAB) y el código C (MEX-file) como testbench.

Versión MATLAB de HDL Coder (sin Simulink).



```
envelope_filter_trigger.m  envelope_filter.m  WorkOutQ.m  +
16 - if (valid==true)
17 -     if (fft_in<(MAX_RETARDO-1) )
18 -         fft_in = fft_in + uint32(1);
19 -     else
20 -         fft_in=uint32(0);
21 -     end;
22 - end
23
24 % Instantiation of the FFT
25 [Yf,validOut] = step(hfft, (complex(X_in_mul_a)), valid, reset);
26
27 % We filter the output of the FFT in the frequency domain
28 if ((fft_pos_out<f_low_int) || (fft_pos_out>f_high_int))
29     Yf_filt=complex(int32(0));
30 else
31     Yf_filt=complex(real(int32(Yf))/16, imag(int32(Yf))/16);
32 end;
```

PRUEBA_201...

MATLAB Function

- envelope_filter_trigge...
- Remove MATLAB function
- Autodefine types

MATLAB Test Bench

- envelope_filter_trigger_tb.n
- Add files

After specifying your design function and test bench above, use the Workflow Advisor to generate code.

Workflow Advisor

Diseño, simulación e implementación en MATLAB

Comparación resultados entre MATLAB original, implementación en C y HDL Coder

Workflow Advisor - PRUEBA_2015a.prj

- Define Input Types
- Fixed-Point Conversion
- Select Code Generation Target
- Set Target Interface
- HDL Code Generation


```

3  %codegen
4  function [y_out, peak_pos_out, peak_start_out, peak_end_out, peak_data_valid, num_peaks
5      max_val_pos, min_val_pos, max_val, min_val] = ...
6      envelope_filter_trigger(data, pd_decay_rate_factor,
7      f_low_int, f_high_int, mask_l1, mask_l2, mask_ul, ma
8
9  % Input is fed back, but is not used at the rest of the
10 y_out = data;
11
12 % Envelope filter
13 y_out_env = envelope_filter(data/4, pd_decay_rate_factor
14
15 % Detection of candidate peaks and trigger: peak_pos, st
16 [peak_pos_out_1, peak_start_out_1, peak_end_out_1, max_e
17
18 % Computation of charge (Q), phase (Ph), positions, max-
19 % positions
20 [Q_out, Ph_out, Q_Ph_data_valid, peak_pos_out, peak_star
21 f_low_int, f_high_int, mask_l1, mask_l2, mask_ul, mas
22 end
    
```

Simulation Output:

Variables	Function Replacements	Simulation Output
2 - Q=55.250000, Ph=0.009766, [2930-2930-2985], max=584.000000 (2929), m		
3 - Q=40.500000, Ph=0.029297, [7975-7975-8016], max=616.000000 (7975), m		
4 - Q=25.750000, Ph=0.041016, [10851-10851-10888], max=472.000000 (1085		
5 - Q=42.500000, Ph=0.060547, [15754-15754-15780], max=424.000000 (15754		
6 - Q=166.500000, Ph=0.076172, [19802-19802-19868], max=2472.000000 (19		
7 - Q=1170.250000, Ph=0.099609, [26021-26024-26263], max=17640.000000 (
8 - Q=64.750000, Ph=0.119141, [30498-30498-30557], max=992.000000 (30498), min=-452.000000 (30507)		
9 - Q=543.500000, Ph=0.132813, [34384-34385-34493], max=4424.000000 (34385), min=-2180.000000 (34395)		
10 - Q=28.250000, Ph=0.144531, [37221-37223-37246], max=408.000000 (37222), min=-164.000000 (37405)		


Floating Point Simulation Completed in 40.0449 sec(s)
Elapsed Time: 46.1709 sec(s)



Diseño, simulación e implementación en MATLAB

Integración con el PS del Zynq

Desarrollado periférico controlado por bus AXI (empleando HDL Coder) y código VHDL para escribir todos los resultados por DMA a la DDR externa.



Diseño, simulación e implementación en MATLAB

Implementación software (C) vs lógica programable (VHDL)

Reducción del tiempo de cómputo x10.


Carga CPUs liberada para otro tipo de tareas.

Ocupación PL (FPGA) del 40% al 85% (7035)

Refresco de resultados en el servidor web cada 1/2 s

Implementación de coma fija, sacrificando precisión

por velocidad.



Conclusión

a. Resumen

b. Ventajas de MATLAB y HDL Coder

Conclusión

Resumen

Trabajo conjunto entre Ormazabal y MU en detección, localización y clasificación de descargas parciales.

Simulaciones previas realizadas en MATLAB con capturas reales.

Implementación de sistema de detección de descargas parciales sobre plataforma Zynq.

Realizada implementación en HDL Coder que permite reducir x10 el tiempo de cómputo respecto a implementación en C.

Conclusión

Ventajas de MATLAB y HDL Coder

Facilidad de simulación de algoritmos de procesamiento de señal en C, MATLAB y VHDL.

Posibilidad de comparar de forma gráfica o numérica todas las señales en todos los puntos del diseño tanto en el algoritmo MATLAB inicial como sus versiones en C o VHDL.

Generación y validación automática de código VHDL.

Implementación en coma fija y su validación.

Trazabilidad de los algoritmos desde primeras simulaciones a implementación final.



El proyecto OPTIMUS ha sido financiado por el ministerio de Economía y Competitividad en la convocatoria "Retos Colaboración 2014"