Programmieren von Xilinx Zynq-RFSoCs mit Simulink

Tag 1 von 2

Überblick über die RFSoC-Familie

Ziel: Verstehen von Geräteeinstellungen, Parametern und Hardwaredetails für RFSoC-Geräte

• Einführung in Zynq RFSoC.
• Überblick zu RFSoC-Transceiver-Tiles. 
• Betrachtung der in RFSoC integrierten ADC/DAC-Komponenten (Tiles), der FPGA-Fabric und des ARM-Prozessors 
• Untersuchen der Unterschiede zwischen RFSoCs verschiedener Generationen 
• Erkunden der Support-Angebote für MathWorks (R) für RFSoC.

Frequenzplanung

Ziel: Einführung zur Frequenzplanung mit Nyquist-Zonen und Abtastraten, die mit den DAC- und ADC-Tiles im RFSoC verwendet werden

• Verwenden des digitalen Quadraturmodulators der DAC-Tile für die digitale Aufwärts-Umwandlung 
• Verwenden von DAC-Tiles im normalen Modus (Nyquist Zone 1) und im gemischten Modus (Nyquist Zone 2) für die Übertragung 
• Anwenden des Bandpass-Abtasttheorems zum Auswählen einer Abtastrate für den Empfänger

Simulation von Sende- und Empfangsfunktionen für das RFSoC

Ziel: Simulieren von Übertragung und Empfang eines digitalen Signals im RFSoC

• Überprüfen der Frame-basierten Verarbeitung
• Simulieren eines Sender- und Empfänger-Modells für das RFSoC 
• Vorbereiten des Modells zur Hardwareimplementierung auf dem RFSoC 

Tag 2 von 2

Implementieren auf RFSoC mit SoC Blockset

Ziel: Simulieren, Modellieren und Analysieren von SoC-HW/SW-Architekturen, die speziell für Gen. 1 und 3 RFSoC vorgesehen sind.

• Einführung in SoC Blockset
• Verwenden der RFSoC-Vorlage aus SoC Blockset zum Erstellen eines RFSoC-Frameworks für die Systemmodellierung
• Modellsimulation und das Verwenden von SoC Builder zum Generieren von Code für die PL- und PS-Algorithmen
• Bereitstellen der Anwendung auf dem Board für FPGA-, ARM- und RF-Konverter-Tiles

Hardware/Software-Co-Design für RFSoC

Ziel: Implementieren von und Interagieren mit dem von HDL Coder generierten IP während der Laufzeit und Überprüfen der Performance in MATLAB

• Generieren und Untersuchen des RFSoC Vivado-Projekts
• Zugreifen auf Streaming- und Parameterdaten des generierten HDL-IP-Cores während der Laufzeit
• Dynamisches Konfigurieren der Einstellungen des RF-Datenkonverters durch MATLAB-Befehle