Wireless HDL Toolbox

 

Wireless HDL Toolbox

Entwicklung und Implementierung von 5G- und LTE-Kommunikations-Subsystemen für FPGAs, ASICs und SoCs

Kostenlose Testversion anfordern
Preisangebot anfordern

Die Wireless HDL Toolbox (ehemals LTE HDL Toolbox) stellt vorverifizierte, Hardware-fähige Simulink-Blöcke und -Subsysteme zur Entwicklung von 5G-, LTE-, WLAN-, Satelliten- und benutzerdefinierten drahtlosen Kommunikationsanwendungen auf OFDM-Basis bereit. Sie umfasst Referenzanwendungen, IP-Blöcke, und Gateways zwischen Frame- und Sample-basierter Verarbeitung.

Sie können die Referenzanwendungen abändern, um sie in Ihren eigenen Entwurf zu integrieren. HDL-Implementierungen der Toolbox-Algorithmen sind im Hinblick auf eine effiziente Ressourcennutzung und Prototypenentwicklung oder auf die Bereitstellung in der Produktion auf FPGAs und ASICs optimiert.

Die Algorithmen in der Toolbox sind dafür konzipiert, lesbaren, synthetisierbaren Code in VHDL und Verilog zu generieren (mithilfe von HDL Coder). Um Over-the-Air-Tests durchzuführen, können Sie Sender- und Empfängermodelle mit Funkmodulen verbinden (mithilfe von Hardware Support Packages der Communications Toolbox).
Referenzanwendung zur 5G NR HDL-Zellensuche und MIB-Wiederherstellung
Der Algorithmus des 5G NR HDL Downlink Receiver beinhaltet einen Search Controller, einen SSB Detector, einen SSB Decoder, einen SIB1 Grid Demodulator und einen SIB1 Decoder.

5G New Radio (NR)

Integrieren Sie vorgefertigte und verifizierte 5G-NR-Subsystem-IP für die Zellensuche und die Wiederherstellung des Master/System-Informationsblocks (MIB/SIB1). Mit 5G-NR-IP-Blöcken wie LDPC, Polar und CRC haben Sie nun die Möglichkeit, Hardware individuell zu erstellen. 

Entwicklung eines kostengünstigen 5G-Testfelds für den zukünftigen 6G-Mobilfunkstandard (24:55)

Dokumentation | Beispiele

Farbiges Raster der übertragenen OFDM-Rahmenstruktur.

Konfigurierbares OFDM

Senden und Empfangen von Daten mithilfe von Hardware-Subsystem-IP für das orthogonale Frequenzmultiplexverfahren (Was ist OFDM? (5:16)). Entwickeln Sie individuell erstellte OFDM-basierte FPGA- oder ASIC-Hardware mithilfe HDL-optimierter IP-Blöcke.

Dokumentation | Beispiele

Konstellationsdiagramm eines empfangenen DVB-S2-Signals mit 32-APSK-Modulation

Satellitenkommunikation

Entwickeln Sie Satellitenkommunikationstechnik, die auf DVB-S2 und CCSDS für FPGA- oder ASIC-Implementierung basiert. Zudem haben Sie die Möglichkeit, Subsystem-IP-Blöcke wie z. B. einen DVB-S2 Receiver zu integrieren oder Ihre eigene IP mithilfe von HDL-optimierten IP-Blöcken zu entwickeln.

Dokumentation | Beispiele

Diagramm der Hardware-Architektur für ein WLAN-Empfänger-Subsystem.

WLAN

Entwickeln Sie drahtlose LAN-Kommunikationssysteme für FPGA- oder ASIC-Hardware. Sie können gleich mit einem WLAN-Empfänger oder einem Zeit- und Frequenzsynchronisations-Subsystem loslegen oder mit IP-Blöcken eigene Funktionen erstellen. 

WiFi-Netzwerke der neuen Generation für zeitkritische Anwendungen (27:09)

Dokumentation | Beispiele

Diagramm eines LTE HDL IP-Subsystems, bestehend aus PSS/SSS-Erkennung, OFDM-Demodulation und MIB/SIB1-Wiederherstellung.

LTE

Integrieren Sie vorgefertigte und geprüfte 4G-LTE-Subsystem-Hardware-IP zur Zellensuche, Wiederherstellung des Master/System-Informationsblocks (MIB/SIB1) oder eines LTE-Senders mit mehreren Ausgängen (MIMO).

Referenzanwendung mit Wireless HDL Toolbox: Zellensuche und MIB-Wiederherstellung (5:16)

Dokumentation | Beispiele

Beispiel für einen digitalen Vorverzerrer (DPD), bei dem das DPD-Subsystem HDL und die DPD-Koeffizientenschätzung C/C++ erzeugen kann.

Individuell erstellbare Kommunikationstechnik

Verwenden Sie Hardware-bewährte IP-Bausteine zur Entwicklung von individuellen Kommunikationssystemen. Mit Beispielen wie einem digitalen Vorverzerrer (DPD) und einem variablen FFT ist so ein direkter Einstieg möglich.

Dokumentation | Beispiele

Das MATLAB-Algorithmus- und Testbench-Diagramm zeigt, wie die Hardware-Implementierung simuliert und die Ergebnisse verifiziert werden können.

Verifikation

Simulieren Sie Hardware-fähige Modelle und vergleichen Sie die Ergebnisse mit den MATLAB-Referenzalgorithmen. Verwenden Sie den HDL Verifier zur Co-Simulation mit der generierten HDL oder zur Generierung von Modellen (5:45) für die RTL-Verifizierung.

Verifizierung einer FPGA-Implementierung eines LTE Turbo Decoder (3:47)

Dokumentation | Beispiele

Das Foto zeigt den Prototyp auf FPGA- oder SoC-basierten Software-Defined-Radio (SDR) Kits, entweder als Einzelgerät oder in Verbindung mit Simulink. Im Hintergrund ist ein Computerbildschirm zu sehen.

Bereitstellung auf FPGAs, ASICs und SoCs

Verwenden Sie den HDL Coder, um Ihre Anwendung auf FPGA-basierte Software-Defined-Radio-Plattformen (SDR) (34:04) auszurichten, sodass Sie Prototypen mit direkten Over-the-Air-Signalen erstellen und dieselben Modelle für die Produktionsbereitstellung wiederverwenden können.

Safran baut einen SDR-Empfänger für eine Notfallbake mithilfe von Model-Based Design und System-on-Module-Hardware von Analog Devices

Dokumentation | Beispiele

Produktressourcen:

Dokumentation Beispiele Videos Hardware-Unterstützung Anforderungen Versionshinweise
Diagramm von RF-Pixels

„Wir haben die Implementierung beschleunigt, indem wir das goldene LTE-Referenzmodell aus der Wireless HDL Toolbox angepasst und mithilfe des HDL Coder auf einem Zynq® UltraScale+™ RFSoC-Board implementiert haben. Dieser Ansatz hat uns mindestens ein Jahr an Entwicklungsarbeit gespart und ermöglichte es mir, die Implementierung selbst durchzuführen, ohne einen zusätzlichen Digital Engineer beauftragen zu müssen.“

Matthew Weiner, RF Pixels
Weitere Berichte von Anwendern ansehen

Interessiert an Wireless HDL Toolbox?

Testversion anfordern Preisangebot anfordern