HDL Verifier

Testen und Verifizieren von Verilog und VHDL mithilfe von HDL-Simulatoren und FPGA-Boards

Mit HDL Verifier™ lassen sich VHDL^®- und Verilog^®-Entwürfe für FPGAs, ASICs und SoCs testen und verifizieren. Sie können RTL mit Testumgebungen in MATLAB^® oder Simulink^® mithilfe von Co-Simulation mit den Siemens^® Questa™- oder ModelSim™-, Cadence^® Xcelium^®- und Xilinx^® Vivado^®-Simulatoren verifizieren. Dieselben Testumgebungen können mit FPGA-Entwicklungsplatinen zur Verifikation von Hardware-Implementierungen verwendet werden.

HDL Verifier generiert SystemVerilog-Verifikationsmodelle für RTL-Testumgebungen und komplette Universal Verification Methodology (UVM-)Umgebungen. Diese Modelle werden nativ in den Questa-, Xcelium- und Vivado-Simulatoren sowie in Synopsys^® VCS^® über das SystemVerilog Direct Programming Interface (DPI) ausgeführt.

Darüber hinaus bietet HDL Verifier auch Tools zum Debuggen und Testen von Implementierungen auf Xilinx-, Intel^®- und Microchip-Boards über MATLAB. Sie können Sonden zu Entwürfen hinzufügen und Auslösebedingungen festlegen, um interne Signale in MATLAB zur Visualisierung und Analyse hochzuladen.

Was ist der HDL Verifier?

RTL-Verifikation

Verifizieren Sie HDL-Code für ASICs oder FPGAs mit einer MATLAB- und Simulink-Testumgebung mithilfe von Co-Simulation mit HDL-Simulatoren. Generieren Sie SystemVerilog-Testumgebungen für Verifikationsumgebungen, die in Tests auf Unit- oder Chipebene verwendet werden.

Verbesserung der RTL-Verifikation durch Anbindung an MATLAB (41:03)

Dokumentation | Beispiele

FPGA-Prototyping, -Verifikation und -Tests

Führen Sie hardwarebasierte Verifikation auf FPGA-Entwicklungsplatinen mithilfe von FPGA-in-the-Loop-Tests durch. Tasten Sie interne Signale in Entwürfen für Hardware-Debugging und Reglertests über MATLAB ab.

Dokumentation | Beispiele

HDL-Co-Simulation

Verifizieren Sie HDL-Code mithilfe von MATLAB oder Simulink als Testumgebung. Binden Sie ältere HDL in Systemsimulationen durch eine Co-Simulation mit HDL-Simulatoren wie ModelSim und Questa von Siemens EDA, Cadence Xcelium und dem Xilinx Vivado-Simulator ein.

Dokumentation | Beispiele

FPGA-in-the-Loop

Verwenden Sie MATLAB- und Simulink-Testumgebungen zum Testen von HDL-Implementierungen, die auf FPGA-Platinen ausgeführt werden. Verbinden Sie Ihren Host-Computer automatisch per Ethernet, JTAG oder PCI Express^® mitFPGA-Platinen von Xilinx, Intel und Microchip.

Dokumentation | Beispiele

SystemVerilog DPI generieren

Generieren Sie SystemVerilog DPI-Komponenten aus MATLAB-Funktionen oder Simulink-Subsystemen zur Verwendung in Umgebungen zur Funktionsverifikation wie Synopsys VCS, Cadence Xcelium und ModelSim oder Questa von Siemens EDA.

MATLAB: Dokumentation | Beispiele

Simulink: Dokumentation | Beispiele

UVM-Umgebungen generieren

Generieren Sie vollständige Universal Verification Methodology (UVM-)Testumgebungen aus Simulink-Modellen. Generieren Sie UVM-Sequenzen, Scoreboards und Prädiktoren und integrieren Sie sie anschließend in Produktions-Testumgebungen.

Dokumentation | Beispiele

FPGA-Datenerfassung

Erfassen Sie Hochgeschwindigkeitssignale von Entwürfen, die auf FPGAs ausgeführt werden, und laden Sie sie automatisch zur Visualisierung und Analyse in MATLAB. Analysieren Sie Signale in Ihrem gesamten Entwurf, um das erwartete Verhalten zu überprüfen oder Anomalien zu untersuchen.

Dokumentation | Beispiele

AXI-Manager

Greifen Sie über MATLAB und Simulink per JTAG, Ethernet oder PCI Express auf integrierte Speicher zu. Testen Sie FPGA-Algorithmen mittels Lese- oder Schreibzugriff auf AXI-Register und übertragen Sie große Bild- oder Signaldateien zwischen MATLAB und Simulink und integrierten Speicherplätzen.

Dokumentation | Beispiele (Xilinx, Intel)

Produktressourcen:

Dokumentation Beispiele Videos Anforderungen Versionshinweise Unterstützte EDA-Tools und Hardware

„Simulink ermöglicht es uns, etwa 50 % der Zeit einzusparen, die wir für die manuelle Erstellung von UVM-Testumgebungen, Testsequenzen und Scoreboards aufwenden müssen, wodurch wir in der Lage sind, uns verstärkt auf Anwendungen für bahnbrechende Innovationen zu konzentrieren. Unsere ASICs, die für Anwendungen im Automobilbereich entwickelt werden, verlassen sich bei der Produktionsverifizierung auf UVM – MATLAB und Simulink vereinfachen dabei die einst so mühsame Arbeit bei der Entwicklung entsprechender Algorithmen für diese Geräte.“
Khalid Chishti, Allegro MicroSystems

Weitere Berichte von Anwendern ansehen