HDL Coder Clock Rate Pipelining, Part 2: Optimization
This is part two of a two-part series on clock rate pipelining, using a field-oriented control (FOC) design to illustrate:
- How resource sharing reduces FPGA DSP slice usage at the cost of extra latency
- How clock rate pipelining works with resource sharing to minimize the latency of inserted logic
- How to further optimize the latency of the FOC design
Part one of this series provides an introductory overview on:
- How Simulink® sample rates map to FPGA clock rates
- How to use HDL Coder™ oversampling together with clock rate pipelining to control optimization
Published: 25 May 2016
Featured Product
HDL Coder
Website auswählen
Wählen Sie eine Website aus, um übersetzte Inhalte (sofern verfügbar) sowie lokale Veranstaltungen und Angebote anzuzeigen. Auf der Grundlage Ihres Standorts empfehlen wir Ihnen die folgende Auswahl: .
Sie können auch eine Website aus der folgenden Liste auswählen:
So erhalten Sie die bestmögliche Leistung auf der Website
Wählen Sie für die bestmögliche Website-Leistung die Website für China (auf Chinesisch oder Englisch). Andere landesspezifische Websites von MathWorks sind für Besuche von Ihrem Standort aus nicht optimiert.
Amerika
- América Latina (Español)
- Canada (English)
- United States (English)
Europa
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asien-Pazifik
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)