Designverifikation mit Simulink

Tag 1 von 1

Einsetzen des HDL Workflow Advisors

Ziel: Mit Hilfe des HDL Workflow Advisors ein Simulink Modell konfigurieren, HDL und C Code erzeugen und auf der Zynq Plattform implementieren.Konfigurieren eines Subsystems für Programmable Logic (PL)

• Einstellen der Zielschnittstelle und PeripherieErzeugen des IP Cores und dessen Integration
• Erstellen und Implementieren des FPGA-BitstreamsErstellen und Implementieren eines Software Interface-Modells
• Einstellen von Parametern während einer External Mode SimulationBenutzen der AXI4 Schnittstelle
• Einsetzen verschiedener AXI Schnittstellenkonfigurationen, um Daten zwischen dem Processing System und der Programmable Logic auszutauschen.
• Überblick zur AXI SchnittstelleAXI4-Lite Anwendungen

Benutzen von AXI4-StreamÜberlegungen bezüglich AXI4 Leistung

Ziel: Processor-in-the-Loop VerifikationProcessor-in-the-Loop benutzen, um Algorithmen auf der Zynq Plattform während deren Laufzeit zu verifizieren und diese Laufzeiten zu messen.

• Arbeiten mit Processor-in-the-loop (PIL) auf der Zynq PlattformPIL Verifikation bei Modellreferenzen
• Aufzeigen von Entwurfsfehlern
• Datenschnittstelle bei EchtzeitanwendungenGewährleisten des Datenaustauschs zwischen Simulink und der Echtzeitanwendung auf der Zynq Plattform mit Hilfe der
• Datagram-
• Protocol Schnittstelle.

Überblick über die Datenschnittstelle UDP

Ziel: Konfigurieren des UDP-Blocks für DatenaustauschSynchronisierung der Daten zwischen Simulink und Zynq

• Benutzen von AXI4-Stream als DatenschnittstelleDesignunterteilung
• Testabdeckung einer Modellsimulation bestimmen
• Testabdeckung durch automatische Testgenerierung steigern
• Ablauf bei der Entwicklung von Gerätetreibern
• Einsatz des Legacy Code ToolsVerknüpfen zur GPIO Schnittstelle

Cross-Compiling von Gerätetreiberkomponenten

Ziel: Benutzerdefiniertes Referenz DesignErzeugen wiederverwendbarer IP-Cores für Vivado und Registrieren eines benutzerdefinierten Referenz Designs.

• Gründe für ein benutzerdefiniertes Referenz Design
• Erzeugen wiederverwendbarer IP-Cores für Vivado
• Referenz Design Überblick
• Anpassen eines Referenz Designs

Registrieren von Board und Referenz DesignAppendix A:

Ziel: Arbeiten mit dem Zynq Objekt und Linux BefehleArbeiten mit dem Zynq Objekt in MATLAB

• Übersicht nützlicher Linux BefehleAppendix B:
• Fixed-Point DesignDas Fixed-Point Tool benutzen, um ein Simulink Modell zu Fixed-Point zu konvertieren.
• Fixed-Point Skalierungs- und Vererbungsregeln
• Arbeiten mit dem Fixed-Point DesignerAnwenden des Fixed-Point Tools
• Automatisieren der Prozesse über Kommandozeile