SoC Blockset
Entwicklung, Analyse und Bereitstellung von Hardware-/Software-Anwendungen für SoC-Bausteine von AMD und Intel
Haben Sie noch Fragen? Kontaktieren Sie den Vertrieb.
Das SoC Blockset ermöglicht es Ihnen, die Leistung von Algorithmen auf programmierbaren SoCs und ASICs zu simulieren und zu analysieren. Diese Algorithmen lassen sich anschließend als Hardware- und Software-Anwendungen für das Prototyping und zu Produktionszwecken bereitstellen.
Mit dem Blockset lassen sich verschiedene Hardware-Architekturen für Simulink modellieren, indem Schnittstellen zwischen Arm®-Prozessorkernen, Hardware-Logik, Speicher und Peripheriegeräten definiert werden. Sie können diese Modelle verwenden, um Algorithmen zwischen Hardware-Logik und Prozessoren aufzuteilen und so die Auswirkungen der Implementierung zu analysieren.
Die SoC Builder-App automatisiert die Bereitstellung durch die Erstellung von IP-Cores, Software und die Programmierung von Entwicklungsboards (mit dem HDL Coder und Embedded Coder).
Anhand von Leistungsdiagnosen und Software Profiling analysiert das SoC Blockset die Anwendungen in der Hardware. Zu den unterstützten Geräten gehören AMD® Versal™ Adaptive SoCs, Zynq™ UltraScale+™ MPSoCs/RFSoCs und Zynq-7000 SoCs sowie Intel® SoC FPGAs.
5G- und SDR-Anwendungen
Mit der Wireless HDL Toolbox lassen sich ein 5G NR MIB Recovery Algorithmus oder ein 5G NR SIB1 Recovery Algorithmus für FR1 und FR2 mithilfe einer SoC Blockset-Implementierung simulieren und einsetzen. Verwenden Sie Zynq-basierte Funkgeräte mit HF-Karten von Analog Devices, um praktische drahtlose Systeme zu prototypisieren, zu verifizieren und zu testen.
Bildverarbeitungsanwendungen
Erstellen Sie Modelle mithilfe von SoC-Referenzdesigns, die die Aufzeichnung von Live-Videos für die Simulation, die Verarbeitung von Video-Streams auf der Hardware und die Integration in Deep-Learning-Prozessoren ermöglichen. Entwickeln Sie Prototypen samt Live-Videoeingabe mithilfe des SoC Blockset Hardware Support Package.
Anwendungen für Motor- und Leistungselektronikregelungen
Modellieren und simulieren Sie Motor- und Leistungselektronik-Regler, die zwischen Prozessoren und programmierbarer Logik aufgeteilt sind. Automatisieren Sie die Generierung und Kompilierung von C Code zusammen mit der Generierung von IP-Cores für AMD Zynq- und Versal-Geräte sowie für Intel SoC FPGAs.
Versal-Geräte als Ziel
Analysieren Sie Ihre Systementwicklungen mithilfe von vordefinierten Modellen der neuesten programmierbaren SoC-Bausteine von AMD und verwenden Sie anschließend das SoC Builder-Tool , um sie zu Testzwecken auf Entwicklungsboards zu übertragen.
RFSoC-Geräte als Ziel
Nutzen Sie die Möglichkeit, Radaranwendungen für AMD RFSoC-Geräte zu simulieren und bereitzustellen Stellen Sie 5G-Signalerkennungsalgorithmen auf RFSoC Boards bereit und verwenden Sie das SoC Blockset, um die Hardware zu programmieren, Testdaten in den Speicher zu laden und das bereitgestellte Design zu steuern. Implementieren Sie Frequenzsprungverfahren für CDMA- und FHSS-Anwendungen mit AMD UltraScale+ RFSoCs.
Dokumentation | Beispiele (Drahtlose Kommunikation, Radar)
AMD UltraScale+ MPSoC und Zynq-7000-Geräte als Ziel
Entwickeln Sie Anwendungen wie die Regelung von Motoren/Leistungselektronik oder drahtlose Kommunikation zur Implementierung auf MPSoC- und Zynq-7000-Plattformen. Verwenden Sie die SoC Builder-App, um Hardware-/Software-Algorithmen für Prototyp-Hardware zu konfigurieren, zu erstellen und bereitzustellen.
Handelsübliche und individuelle Boards
Verwenden Sie das OS Customizer -Tool zum Ändern und Hinzufügen von Bibliotheken zur Linux® -Distribution für Ihren Embedded Processor. Erstellen Sie individuelle Anpassungen des Embedded Linux-Betriebssystems der unterstützten Boards.
Modellierung von DDR-Speichern
Modellieren Sie DDR-Speicher und simulieren Sie Shared Memory-Transaktionen zwischen Hardware-Logik und eingebetteten Prozessoren. Konfigurieren Sie DMA-Controller zur Arbitrierung des Speicherverkehrs. Berücksichtigen Sie in der Simulation Speicherlatenz und -durchsatz.
Generierung von Referenzentwicklungen für den HDL Coder
Generieren Sie HDL Coder-Referenzentwicklungen direkt aus SoC Blockset-Modellen und verwenden Sie im Anschluss den HDL Workflow Advisor, um mit HDL Coder erstellte IP-Cores in Ihr Projekt zu integrieren.
Produktressourcen:
Kostenlose Testversion anfordern
30 Tage kostenlos ausprobieren.
Weitere Informationen anfordern
Lassen Sie uns wissen, wie wir Ihnen helfen können.
