Vision HDL Toolbox

 

Vision HDL Toolbox

Concevoir des systèmes de Computer Vision, de traitement d'images et de vidéos pour FPGA et ASIC

La vidéo dure 1:43

Applications de référence

Les applications de référence constituent une base pour le design, la simulation et le déploiement d'applications de Computer Vision sur des cartes FPGA, ASIC et SoC.

Algorithme SGBM (Semi-Global Block Matching) sur des images provenant d’une caméra stéréoscopique, montrant deux exemples d'images et deux cartes de disparité.

Algorithme SGBM (Semi-Global Block Matching) pour une caméra stéréoscopique

Schéma de prétraitement et de post-traitement avec logique de handshake dans le Deep Learning.

YOLO v2 avec traitement du flux d’une caméra live sur une carte Zynq

Diagramme d'égalisation d'histogrammes pour le traitement d'images.

Égalisation d'histogrammes pour le traitement d'images – CLAHE

Segmentation LiDAR 3D sur FPGA

Points forts du produit

Une bibliothèque de blocs de Vision HDL Toolbox.

Utiliser des blocs d'algorithme de vision optimisés pour le HDL

Dans la bibliothèque de la toolbox, faites votre choix parmi un éventail de blocs optimisés pour le hardware basés sur le streaming de pixels, et parmi des System objects, pour modéliser des algorithmes de traitement d'images et de vision, exigeant des calculs intensifs. Implémentez les modèles sur FPGA, ASIC et SoC.

Modèle illustrant le traitement multipixels par cycle d'horloge.

Réaliser le design en streaming au niveau pixel

Traitez les vidéos 4k et 8k et gérez les données de streaming en entrée avec des signaux de contrôle de pixels prédéfinis, des fenêtres de région d'intérêt (ROI) et des buffers en ligne. Concevez et simulez des implémentations d'architecture hardware efficaces en utilisant le streaming unitaire ou multipixels (2, 4 ou 8 pixels par cycle) pour les algorithmes de traitement de la vision.

Une sélection d'applications de vision de référence pour l'implémentation hardware.

Démarrer avec les applications de vision de référence

Utilisez et modifiez des sous-systèmes de référence prédéfinis éprouvés sur hardware pour une implémentation optimisant les ressources des applications de Computer Vision, telles que la conduite autonome, la détection d'objets et le gestion de prise d’images par caméra.

Modéliser des interfaces de mémoire externe

Utilisez les modèles Simulink pour modéliser une interface de mémoire externe pour AXI et un buffer d’images dans un design en streaming de pixel. Modélisez les accès à la mémoire en utilisant un processeur dans le cadre du codesign hardware/software et déployez des ports de sous-système sur des interfaces de mémoire physique en utilisant les fonctionnalités du SoC Blockset.

Diagramme du système montrant l'intégration du Deep Learning dans les FPGA avec une mémoire externe.

Intégrer le Deep Learning dans le design de cartes FPGA basé sur la vision

Déployez un réseau de Deep Learning YOLO v2 avec les designs de référence prédéfinis du support package sur les cartes Zynq. Utilisez une entrée de caméra enregistrée ou temps réel pour les applications de vision de détection d'objets.

Un modèle créé avec Vision HDL Toolbox affiché à côté d'un hardware sur lequel il peut être déployé et vérifié.

Prototyper et vérifier sur FPGA et SoC

Élaborez le design du prototype avec une entrée vidéo temps réel en utilisant le AMD Zynq Hardware Support Package et des modèles prédéfinis. Générez du code VHDL et Verilog synthétisable, indépendant de la cible avec HDL Coder pour les plateformes FPGA ou SoC supportées. Utilisez HDL Verifier pour tester et débugger vos designs hardware de vision.

« MATLAB et Simulink réduisent de moitié le temps de développement. Ces outils nous ont permis de répondre plus facilement aux besoins de notre client OEM en permettant le design de fonctions personnalisées. »

FAQ sur Vision HDL Toolbox

Vision HDL Toolbox fournit des algorithmes de streaming de pixels pour concevoir et mettre en œuvre des systèmes de traitement d'images, de vidéo et de computer vision sur des FPGA et des ASIC.

La boîte à outils prend en charge les FPGA, les ASIC et les SoC, avec un code généré éprouvé sur FPGA pour des tailles de trame jusqu'à la résolution 8K et des vidéos à fréquence d'images élevée.

Utilisez HDL Coder pour générer du code VHDL et Verilog lisible et synthétisable à partir des fonctions MATLAB, des System objects ou des blocs Simulink de la boîte à outils.

La boîte à outils peut traiter des vidéos 4K et 8K en utilisant le streaming de pixels avec des signaux de contrôle de pixel intégrés, des fenêtres ROI et des tampons de ligne.

Oui, elle prend en charge le streaming simple ou multipixel avec 2, 4 ou 8 pixels par cycle pour des implémentations d'architectures matérielles efficaces.

La boîte à outils inclut des algorithmes optimisés pour le matériel pour le traitement d'images, la gestion vidéo et les tâches de computer vision telles que la détection de contours, la détection de coins, l'égalisation d'histogramme et la détection d'objets, y compris YOLO v2.

Oui, vous pouvez créer des prototypes avec entrée vidéo en direct en utilisant AMD Zynq Hardware Support Package et des modèles.

La boîte à outils prend en charge le déploiement de réseaux deep learning YOLO v2 en utilisant des conceptions de référence préconstruites sur du matériel basé sur Zynq avec des images capturées ou un flux de caméra en direct pour des applications de détection d'objets.

Vous souhaitez en savoir plus sur le produit  Vision HDL Toolbox ?