ASIC et SoC

Modélisez, vérifiez et programmez vos algorithmes sur des ASIC

Les experts du domaine et les ingénieurs hardware utilisent MATLAB® et Simulink® pour prototyper et créer des designs ASIC de qualité production. Avec MATLAB et Simulink, vous pouvez effectuer les opérations suivantes :

  • Optimiser les algorithmes pour du hardware ASIC afin d'éliminer les erreurs de spécification
  • Simuler le comportement d'un SoC à un niveau d'abstraction élevé
  • Commencer la vérification plus tôt en réutilisant les modèles et les cas de test au niveau système
  • Générer un code RTL de qualité production

« L'environnement Simulink est idéal pour l'exploration d'architecture au niveau système. Les simulations sont 200 fois plus rapides qu'auparavant et les modèles Simulink peuvent être facilement convertis en code C ou HDL, ce qui offre un haut niveau d'évolutivité et de réutilisation. »

Ken Chen, Faraday

Utiliser MATLAB avec les ASIC et SoC 

Modélisation pour le design ASIC 

Ajoutez une architecture hardware (8:13) à votre algorithme numérique. Cela inclut la quantification en virgule fixe (30:34) pour une utilisation plus efficace des ressources, et une génération de code en virgule flottante native (8:55) pour faciliter le prototypage sur des FPGA. Réutilisez vos tests et votre algorithme de référence pour simuler les optimisations successives. HDL Coder génère un test bench HDL qui permet de vérifier le design HDL généré avec des vecteurs de test issues du modèle Simulink.

HDL Coder™ génère du code VHDL ou Verilog synthétisable directement depuis les blocs Simulink, les fonctions MATLAB et les diagrammes Stateflow® supportés pour le HDL. Vous pouvez générer du code depuis le même modèle pour le prototypage sur FPGA (20:51) et l'implémentation de production. Cette approche offre souplesse et réutilisation à votre processus de design et vérification hardware. 

Simulation comportementale des SoC

Modélisez des composants numériques, analogiques et logiciels à un niveau d'abstraction élevé pour identifier et éliminer les bugs au niveau système et les problèmes de performance avant l'implémentation. Simulez la mémoire et la connectivité interne et externe, ainsi que l'ordonnancement et les effets du système d'exploitation, à l'aide de SoC Blockset™

Concevez et automatisez des cas au test de niveau système à l'aide de Simulink Test™, et utilisez Simulink Coverage™ pour générer un rapport contenant des métriques de couverture de vos exigences.

Vérifiez régulièrement votre SoC lorsque vous affinez vos sous-systèmes afin de garantir l'équivalence et la compatibilité au niveau du SoC dans l'ensemble de votre projet.  

Commencer la vérification plus tôt

HDL Verifier™ réutilise vos environnements de test MATLAB et Simulink pour vérifier votre design FPGA. 

Avec la cosimulation (5:35), vous pouvez exécuter automatiquement votre test bench MATLAB ou Simulink connecté à votre design Verilog ou VHDL exécuté dans un simulateur de Mentor Graphics ou Cadence Design Systems.

Exportez des modèles analogiques ou numériques en tant que composants SystemVerilog DPI (5:19) afin de les utiliser comme modèles de référence, stimulus, ou modèles de simulation rapide dans les simulateurs SystemVerilog de Synopsys, Cadence Design Systems ou Mentor Graphics.

Design ASIC de qualité production

Les experts du domaine et les ingénieurs hardware utilisent MATLAB et Simulink pour collaborer sur des designs FPGA et SoC de production pour les communications sans fil, le traitement d'images/vidéos, le contrôle moteur et d'électronique de puissance (24:20) et les applications critiques.

Explorez les nombreuses options d'architecture, puis utilisez les optimisations de synthèse haut niveau de HDL Coder (49:42) pour atteindre vos objectifs d'implémentation. Générez automatiquement du code RTL lisible et traçable jusqu'au modèle et aux exigences. Outre le code RTL synthétisable et conforme aux règles de design, HDL Coder génère différentes interfaces AXI4 afin de faciliter l'intégration dans votre SoC.