MATLAB und Simulink für die Systementwicklung auf Zynq UltraScale+ RFSoC

Verwenden Sie MATLAB und Simulink zur Entwicklung, Bereitstellung und Verifikation von Entwürfen für Wireless-Systeme auf AMD® Zynq® UltraScale+™ RFSoC-Geräten. 

  • Charakterisieren Sie die HF-Leistung durch Streaming von Daten zwischen Hardware sowie MATLAB und Simulink.
  • Nutzen Sie standardkonforme (5G und LTE) und individuelle Wellenformen.
  • Modellieren und simulieren Sie Hardware-Architekturen und Algorithmen.
  • Stellen Sie Systeme mithilfe automatischer Generierung von HDL- und C Code auf Zynq UltraScale+ RFSoC-Boards bereit.
  • Debuggen und verifizieren Sie Algorithmen auf Hardware, die mit MATLAB- und Simulink-Testumgebungen verbunden ist.

Verifizieren der RF-Leistung des Systems mit Streamingdaten

Verwenden Sie MATLAB und Simulink, um standardkonforme 5G-, LTE- und benutzerdefinierte Wellenformen auf die und von der Hardware zu streamen. Messen Sie die Ergebnisse in MATLAB, um die HF-Leistung für Systeme wie das Avnet® Zynq UltraScale+ RFSoC-Entwicklungskit mit Qorvo RF Front End und Avnet Wideband mmWave Radio-Entwicklungskit für RFSoC Gen-3 zu charakterisieren.

RFSoC von Xilinx und RFSoC-Entwicklungskit von Avnet

Code-Beispiele und Dokumentation

Produkte kennenlernen

Simulation drahtloser Systeme für AMD Zynq UltraScale+ RFSoC

Simulieren und analysieren Sie SoC-Entwürfe für RFSoC-Bausteine. Sie können Algorithmen zwischen Abschnitten aufteilen, um sie auf Arm Cortex-53- und IP-Cores auszuführen und in programmierbarer Logik zu implementieren. Sie können die effektive Kommunikation zwischen Prozessoren und programmierbarer Logik per AXI4-Interconnect sowie die Kommunikation mit Off-Chip-DDR-Speichern modellieren.


RFSoC-Boards

Bereitstellung von Modellen auf AMD Zynq UltraScale+ RFSoC-Boards

Konfigurieren Sie die HF-Datenwandler der RFSoC-Module direkt in MATLAB. Generieren Sie HDL-Code und Embedded C Code aus Algorithmusmodellen in Simulink und stellen Sie Systeme auf Prototyp-Hardware wie dem AMD Zynq UltraScale+ RFSoC ZCU111-Evaluierungskit, dem Zynq UltraScale+ RFSoC ZCU216-Evaluierungskit und dem Zynq UltraScale+ RFSoC ZCU208-Evaluierungskit bereit.


Verifizieren der eingesetzten Algorithmen auf Zynq UltraScale+ RFSoC-Hardware

Statt eine Verilog-Testumgebung oder VHDL-Testumgebung zu schreiben, können Sie Ihren HDL-Code mithilfe von MATLAB- und Simulink-Testumgebungen mit HDL-Co-Simulation verifizieren. Zu den unterstützten Simulatoren zählen ModelSim™ und Questa™ von Siemens EDA sowie Cadence® Xcelium®.

Erfassen von Signalen und Hochladen in MATLAB zur Analyse