Microchip FPGAs und SoCs

Modellierung, Verifikation und Programmierung Ihrer Algorithmen auf Microchip- Geräten

Fachexperten und Hardware-Ingenieure verwenden MATLAB und Simulink zur Entwicklung von Prototypen- und Produktionsanwendungen für den Einsatz auf FPGA- und SoC-Geräten von Microchip^®.

Mit MATLAB und Simulink ist Folgendes möglich:

Modellierung der Hardware-Architektur auf Systemebene
Programmierung Ihrer FPGAs, ganz ohne Code zu schreiben
Simulation und Debugging Ihrer FPGAs mit MATLAB- und Simulink-Tools
Produktionsdesign von FPGAs und SoCs

„Als Mechatroniker kenne ich mich mit Steuerungs- und Regelungssystemen und ihren Modellen aus – mit HDL und FPGAs hingegen nicht Dank Model-Based Design kann ich nun nur mit meinem Wissen zu Steuerungen und gesteuerten Systemen Aufgaben erledigen, die normalerweise von FPGA-Ingenieuren übernommen werden. Das ist für sie eine echte Entlastung!“
Rob Reilink, DEMCON

Nutzung von MATLAB mit FPGAs und SoCs von Microchip

Optimierung von Algorithmen für Microsemi FPGAs mit MATLAB und Simulink

3T entwickelt Roboter-Notbremssysteme mittels Model-Based Design

Modellierung für die FPGA-Programmierung

Ergänzen Sie Ihren Algorithmus mit MATLAB und Simulink um Elemente einer Hardwarearchitektur. Dazu zählen die Festkomma-Quantisierung zur effizienteren Ressourcenverwendung und die Generierung von nativem Gleitkomma-Code zur einfacheren Programmierung von FPGAs. Ihre Tests und Referenzalgorithmen können Sie dann für Ihre sukzessiven Verfeinerungen jeweils wiederverwenden

Für Anwendungen wie etwa die Signalverarbeitung, drahtlose Kommunikation, Motor- und Leistungssteuerung sowie die Bild-/Videoverarbeitung generiert der HDL Coder aus HDL-fähigen Simulink- und MATLAB-Funktionsblöcken direkt synthetisierbaren VHDL- oder Verilog-Code.

Modellierung für die FPGA-Programmierung

Weitere Informationen

Produkte

Programmierung von Microchip-FPGAs und -SoCs

Der HDL Coder führt Sie direkt in Simulink durch die einzelnen Schritte zur Programmierung Ihres FPGAs oder SoCs, ohne dass Sie dazu auch nur eine Zeile HDL-Code schreiben müssen. Aus dem HDL Coder heraus können Sie synthetisierbares VHDL^® oder Verilog^® zusammen mit den AXI-Schnittstellen zur Integration in SoCs optimieren und generieren. Mit Embedded Coder erzeugen Sie dann den C/C++-Code zur Programmierung der Software, die auf dem Embedded-Prozessor ausgeführt wird.

Mit HDL Coder können Sie Ihre FPGAs von Microchip jeweils als Zielgerät festlegen. Sie können automatisch ein Projekt in der Libero^® SoC Design Suite erstellen, die Synthese durchführen und Place & Route-Aufgaben ausführen.

Weitere Informationen

Targeting von Algorithmen für Microsemi-FPGAs (20:05)

Produkte

Simulation und Debugging von FPGAs

HDL Verifier ermöglicht die Wiederverwendung Ihrer MATLAB- und Simulink-Testumgebungen zur Verifikation des FPGA-Entwurfs.

Durch Co-Simulation können Sie Ihre MATLAB- oder Simulink-Testbench automatisch gemeinsam mit Ihrem Verilog- oder VHDL-Entwurf in Simulatoren von Mentor Graphics oder Cadence Design Systems ausführen.

Eine FPGA-in-the-loop-Simulation verbindet Ihre MATLAB- oder Simulink-Testbench per Ethernet mit unterstützten FPGA-Boards von Microchip.

Ihr implementiertes Design lässt sich so direkt in Ihrer MATLAB- oder Simulink-Testbench testen.

Weitere Informationen

Produkte

Produktionsdesign von FPGAs und SoCs

Fachexperten und Hardware-Ingenieure nutzen MATLAB und Simulink zum gemeinsamen Entwurf produktionsbereiter FPGAs und SoCs für Wireless-Anwendungen, die Video- und Bildverarbeitung, Motorsteuerungen und Leistungsregelungen sowie für sicherheitskritische Anwendungen.

HDL Coder führt High-Level-Optimierungen für die Synthese aus, die es Ihnen ermöglichen, Ihre Entwicklungsziele zu erreichen und gleichzeitig die Rückverfolgbarkeit zwischen dem generierten RTL, dem Modell und den Anforderungen zu garantieren, was insbesondere für High-Integrity-Workflows wie DO-254 von Bedeutung ist. Zusammen mit synthetisierbarem VHDL und Verilog generiert der HDL Coder auch IP-Cores, die zur Systemintegration auf einfache Weise in Libero eingebunden werden können. Außerdem erzeugt der HDL Verifier Verifikationsmodelle, die die Entwicklung von Testbenches beschleunigen.