FPGA Xilinx et SoC Zynq

Modélisez, vérifiez et programmez vos algorithmes sur des cartes Xilinx.

Les experts du domaine et les ingénieurs hardware utilisent MATLAB® et Simulink® pour développer des applications prototypes et de production en vue d'un déploiement sur des cartes FPGA Xilinx® et SoC Zynq®. Avec MATLAB et Simulink, vous pouvez effectuer les opérations suivantes : 

  • Modéliser l'architecture hardware au niveau système
  • Programmer votre FPGA ou SoC sans écrire de code
  • Simuler et déboguer votre FPGA ou SoC à l'aide des outils MATLAB et Simulink
  • Créer un design FPGA et SoC de qualité production

« En tant qu'ingénieur système en mécatronique, mon domaine d'expertise, ce sont les systèmes de contrôle et leurs modèles, pas le HDL et les FPGA. Avec le Model-Based Design, mes connaissances et ma maîtrise du contrôleur et du système contrôlé me permettent d'effectuer une partie des tâches d'un ingénieur FPGA, ce qui leur donne alors moins de travail. »

Rob Reilink, DEMCON

Utiliser MATLAB avec les FPGA Xilinx et les SoC Zynq 

Modélisation pour la programmation FPGA et SoC 

Ajoutez une architecture hardware à votre algorithme avec MATLAB et Simulink. Cela inclut la quantification en virgule fixe (30:34) pour une utilisation plus efficace des ressources, et une génération de code en virgule flottante native (8:55) pour faciliter la programmation des FPGA. Réutilisez vos tests et votre algorithme de référence pour simuler les optimisations successives.

HDL Coder™ génère du code VHDL ou Verilog synthétisable directement depuis les blocs Simulink et les fonctions MATLAB supportés pour le HDL pour des applications comme le traitement du signalles communications sans fille contrôle moteur et d' électronique de puissance et le traitement d'images/vidéosXilinx System Generator for DSP et Xilinx Model Composer ajoutent à Simulink des blocs Xilinx qui peuvent être intégrés aux blocs natifs pour simuler et générer du code HDL.

Analysez les effets des architectures hardware et software, notamment l'utilisation de la mémoire, l'ordonnancement et les effets du système d'exploitation, à l'aide de SoC Blockset™.


Programmation de FPGA Xilinx et de SoC Zynq

HDL Coder vous aide à programmer votre FPGA ou SoC directement depuis Simulink, sans écrire une seule ligne de code. Depuis HDL Coder, vous pouvez optimiser et générer le code VHDL ou Verilog synthétisable, ainsi que les interfaces AXI à insérer dans un SoC. Vous pouvez ensuite appeler Embedded Coder pour générer du code C/C++ pour programmer le logiciel exécuté sur le processeur embarqué.

Vous pouvez télécharger des support packages pour cartes FPGA Xilinx et SoC Zynq pour une utilisation avec Embedded Coder et HDL Coder. Ces packages automatisent la synthèse, le placement / routage, et la programmation FPGA/SoC de Xilinx Vivado. Des processus de développement entièrement automatisés sont disponibles pour les cartes supportées et sont adaptés à divers domaines comme le contrôle moteur, le traitement d'images/vidéos et la radio logicielle.


Simulation et débogage FPGA

HDL Verifier réutilise vos environnements de test MATLAB et Simulink pour vérifier votre design FPGA. 

Avec la cosimulation (5:35), vous pouvez exécuter automatiquement votre test bench MATLAB ou Simulink connecté à votre design Verilog ou VHDL exécuté dans un simulateur de Mentor Graphics ou adence Design Systems.

La simulation FPGA-in-the-Loop connecte votre test bench MATLAB ou Simulink aux cartes FPGA Xilinx supportées via Ethernet, JTAG ou PCI-Express (2:52).

Utilisez MATLAB comme une interface AXI Master (5:40) pour transmettre des données à votre FPGA et insérer de la logique de capture de données (4:09) afin de déboguer votre FPGA à l'aide de points de test internes.

 

 


Design FPGA et SoC de qualité production

Les experts du domaine et les ingénieurs hardware utilisent MATLAB et Simulink pour collaborer sur des designs FPGA et SoC de production pour les communications sans fil, le le traitement d'images/vidéos (20:59), le contrôle moteur et d'électronique de puissance (24:20) et les applications critiques.

Les optimisations (49:42) de synthèse haut niveau de HDL Coder vous aident à atteindre vos objectifs de design tout en préservant la traçabilité entre le code RTL généré, le modèle et les exigences, essentielle pour les processus soumis à la certification comme DO-254. Outre le code VHDL et Verilog synthétisable, HDL Coder génère des IP cores qui s'insèrent facilement dans Vivado IP Integrator pour l'intégration de systèmes. HDL Verifier génère des modèles de vérification (5:19) qui accélèrent le développement de test benches.