Halbleiter - MATLAB & Simulink

Entwickler von integrierten Schaltkreisen (IC) greifen auf MATLAB und Simulink zurück, um das Design, die Verifikation und das Prototyping von integrierten Schaltkreisen während der gesamten Entwicklung zu optimieren und zu verbessern.

Mit MATLAB und Simulink ist Folgendes möglich:

  • Einsatz von Model-Based Design zur Verbesserung der architektonischen Untersuchung, frühzeitigen und schnelleren Verifikation bei gleichzeitiger Reduzierung von Entwicklungszeit und -kosten
  • Generierung von synthetisierbarem RTL-Code und C/C++, HDL-, System C- und IBIS-AMI-Testumgebungen und -Modellen zum schnelleren Prototyping, zügigeren Implementierung und Verifikation
  • Wiederverwendung vorhandener MATLAB- und Simulink-Modelle in EDA-Workflows (Electronic Design Automation) und Nutzung als Golden-Reference-Modelle, Stimulus-Generatoren und als validierte Testumgebungen
  • Effizienzsteigerung bei analogen und Mixed-Signal-Entwicklungen durch Automatisierung, erweiterte Berichterstellung, Kurvenanpassung und KI
Workflow-Diagramm, das die frühzeitige Verifikation, die kontinuierliche Verifikation und die „Shift-Left“-Verifikation während der gesamten Entwicklung veranschaulicht.

NEU

Blog

Entwicklung und Verifikation von Halbleitern

Mit MATLAB und Simulink die architektonische Untersuchung vereinfachen, die Nachbearbeitung der Simulation optimieren und frühzeitig mit der Verifikation beginnen

Vereinfachen der architektonischen Untersuchung

Mit MATLAB können Sie komplexe Systemarchitekturen analysieren, um beispielsweise zwischen einem Sigma-Delta-Modulator zweiter oder dritter Ordnung zu entscheiden oder den besten Phasenregelkreis (PLL) auszuwählen. Da immer mehr Integrations- und moderne Prozessknoten die Komplexität von Analog-Digital-Interaktionen erhöhen, kann es bei der Systemmodellierung, Verifikation und Rauschanalyse möglicherweise zu Schwierigkeiten kommen. MATLAB und Simulink ermöglichen es Ihnen, analoge Schaltkreise, digitale Controller, FSMs und DSP-Elemente zusammen zu modellieren und erleichtern so eine frühzeitige Was-wäre-wenn-Analyse und Verifikation. Sie können diese Modelle in EDA-Flows wiederverwenden und so einen Shift-Left-Ansatz fördern. Mit Produkten wie dem Mixed-Signal Blockset können Sie den Designraum erkunden und eine statische Analyse von PLLs durchführen, um den besten Ausgangspunkt für Ihre Projekte zu ermitteln. Durch Produkte wie der SerDes Toolbox ist es möglich, SerDes-Systeme zu modellieren, zu analysieren und zu simulieren und automatisch duale PAMn-IBIS-AMI-Modelle zu generieren.


Analysieren und Optimieren von Designs

Mit den Produkten MATLAB und Simulink können Sie Mixed-Signal-IC-Designs analysieren und optimieren. Sie können umfangreiche Simulationsergebnisse aus Cadence® Virtuoso® ADE Explorer und Assembler mit MATLAB importieren und analysieren, Datentrends identifizieren, Berichte erstellen und Entwürfe optimieren. Über die SerDes Designer-App können Sie mithilfe statistischer Analysen drahtgebundene Kommunikationsverbindungen entwerfen und Equalizer-Konfigurationen untersuchen, um die Leistung des Kanals zu verbessern. Experimente können mit mehreren Parametern durchgeführt, Entwurfsmetriken extrahiert und Wellenformen für Hochgeschwindigkeitsverbindungen wie DDR5, PCIe und PAM visualisiert werden. Ferner können Sie direkt von der MATLAB-Befehlszeile aus Simulationen automatisieren, Daten analysieren und Visualisierungen erstellen.


Integration in EDA-Design-Workflows

Durch die Generierung von portierbarem, synthetisierbarem Verilog®-, SystemVerilog- und VHDL®-Code aus MATLAB-Funktionen, Simulink-Modellen und Stateflow-Diagrammen können Sie bereits in einem frühen Stadium RTL-Analysen und -Optimierungen sowie Power-Performance-Area-Bewertungen (PPA) durchführen. Diese Funktion ermöglicht es Ihnen, zusammen mit der Optimierung des RTL-Codes nach Geschwindigkeit und Fläche, der Hervorhebung kritischer Pfade und der Beschaffung von Ressourcenschätzungen, den Shift-Left-Ansatz für den Entwurfs- und Verifikationszyklus zu nutzen. Ein Workflow Advisor automatisiert das Prototyping von generiertem SystemVerilog-Code auf ADM®-, Intel®- und Microchip-Boards und generiert IP-Cores für ASIC- und FPGA-Workflows. Die Rückverfolgbarkeit gewährleistet die Code-Verifikation für streng vertrauliche Anwendungen, die Standards wie DO-254 erfüllen.


Beginn einer frühzeitigen Verifikation

Indem Sie mit MATLAB und Simulink auf höheren Abstraktionsebenen beginnen, können Sie Testumgebungen und algorithmische Modelle entwickeln, die genau auf die Systemanforderungen abgestimmt sind. SystemVerilog DPI-C-Modelle, die aus MATLAB und Simulink generiert werden, erleichtern die Erstellung von RTL-Verifikationsumgebungen, wie z. B. Universal Verification Methodology (UVM), oder Testrahmen für SPICE®-Modelle. Auf diese Weise können Modelle auf Systemebene, die vom Architekturteam validiert wurden, frühzeitig verifiziert und wiederverwendet werden. Sobald das Design fertig ist, können Sie Ihre Algorithmen per Co-Simulation mit Testumgebungen in MATLAB oder Simulink und Designs in Simulatoren wie Cadence® Xcelium™, AMS, Spectre, Synopsys® VCS®-Simulator, Siemens® Questa™ oder dem AMD® Vivado®-Simulator überprüfen. Ein solcher Ansatz kann die Produktivität erheblich steigern und die Verifikationszeiten verkürzen.